Implémentation de l’Algorithme de Cryptage AES sur un circuit FPGA

Abstract

Ce projet consiste à la conception et l’implémentation matérielle de l’algorithme de chiffrement et déchiffrement AES des données de 128 bits sur un circuit FPGA. L’architecture développée a été optimisée pour réduire au minimum la consommation des ressources matérielles avec une vitesse d’exécution plus rapide. Cette architecture a été simulée, synthétisée et mise en application dans une XtremeDSP Starter Kit équipé du circuit Spartan-3A DSP 1800A Edition de XILINX.