Etude et implementation d’un IP core de l’algorithme de hachage cryptographique SHA-2 sur un circuit FPGA

Abstract

Dans ce projet, nous avons utilisé l’outil de développement XPS de Xilinx pour créer une architecture matérielle à base d’un softcore de type Microblaze, ainsi qu’un IP core qui implémente d’une manière hardware l’algorithme de hachage SHA256. Ensuite nous avons conçu par l’outil SDK un programme exécuté par le Microblaze, qui joue un rôled’un testbench de l’IP core. Des tests pratiques ont été validés sur une carte de type Diglilent Nexys 2 Spartan 3E.