Etude et implémentation sur FPGA d’un filtre a paramètre variable : Application sur les roulements a Billes

Abstract

Dans ce mémoire nous avons étudié un système de filtrage du signal brut mesure a l’aide d’un filtre rif , les coefficients du filtre doivent être mises à jour selon chaque cas pour une meilleurs détection des défauts de roulements à billes. Le travail a été fait dans logiciel Vivado HLS pour transforme une spécification système en C en une implémentation (RTL Register Transfer Level) que tu synthétises dans un FPGA, et réaliser une conception sous Vivado HLS avec des interfaces AXI travers IP intégrateurs