"Implémentation sur FPGA d’un binarisateur / dé-binarisateur dans la norme de compression vidéo HEVC / H.265"

Abstract

"Le but principal de ce projet est l’implémentation sur plateforme FPGA d’un binarisateur/ dé-binarisateur dans la norme de compression vidéo HEVC/H.265 (High Efficiency Video Coding). La technique de binarisation dans la norme HEVC joue un rôle essentiel dans le cas de codage ou dans le cas de décodage. Il est à signaler que la binarisation est un des blocs qui constituent le codeur entropique CABAC. Dans le cas de codage la binarisation est placée à l’entrée du bloc CABAC afin de convertir les éléments syntaxiques (ES) non binaire car le CABAC utilise que les éléments binaires par contre le dé-binarisateur est placé à la sortie du bloc CABAC au niveau de décodage pour reconstruire les ES. Les résultats de comparaison de l’implémentation de notre binarisateur/ dé-binarisateur CABAC sous Matlab et ISE montrent son bon fonctionnement et la similarité de simulation des codes obtenus. Après la comparaison de notre architecture avec quelques travaux récents nous avons remarqué que nos résultats sont compétitifs en termes de consommation énergétique."