SIMULATION VHDL D’UN FILTRE AUDITIF IMPLEMENTABLE SUR FPGA

Abstract

L’objectif de ce projet est de simuler et d’implémenter un filtre auditif humain sur un circuit FPGA. D’abord, nous avons abordé des généralités sur les filtres auditifs ainsi que les circuits logiques programmables « FPGA ». Ensuite nous avons passé par les différentes étapes de conception : spécification du design, simulation de la conception et enfin implémentation sur circuit FPGA en utilisant le logiciels XILINX ISE pour la conception, la simulation et l’implémentation, en utilisant le langage de programmation VHDL, en premier temps nous avons implémenté un seul filtre RII biquad et à partir de ce filtre nous étendons notre application par l’implémentation de trois filtres en cascade « APGF »