Smart élévatore : Etude conception et implémentation VHDL d’un système intelligent de d’un group d’ascenseurs

Abstract

Le but de ce projet est la conception d’un système intelligent de gestion d’un groupe de M ascenseurs dans un immeuble à N niveaux. Pour arriver à cette fin, un circuit numérique reconfigurable à base des FPGAs a été proposé dans le but de réduire le temps d’attente moyen (TAM) des passagers dans les étages et la consommation en énergie électrique des ascenseurs. Ce système réagit avec tous les évènements détectés dans l’environnement, et prendre les meilleures décisions en temps réel. En occurrence, optimiser la gestion des cabines par les affectation des appels ainsi que des choix des algorithmes approprié, réduire le nombre des cabines fonctionnelles pendant le week-end et les nuits afin de minimiser l'énergie, et donner la priorité aux appels des personnes importantes et handicapées détectés à travers leurs cartes magnétiques. Dans ce but, on a proposé une architecture composée d’un système de contrôle du groupe d’ascenseur (SCGA), avec des explications approfondies sur son fonctionnement, et des systèmes de contrôle locaux (SCLs),un pour chaque ascenseur ,qui peut fonctionner selon l'un des six algorithmes de dispatching proposés .Après une implémentation VHDL de toute l'architecture proposée, des tests et analyses à travers des résultats de simulations ont montré la validité du système intelligent proposé.