Design, simulation and FPGA implementation of high throughtput FFT Processor for MIMO-OFDM.

Abstract

L’objectif de ce projet est de concevoir, simuler et l’implémenter sur FPGA un processeur de calcul de la DFT pour les systèmes MIMO-OFDM à haut débit. Le circuit peut calculer les DFTs de deux séquences de données indépendantes. Les conceptions et les simulations sont effectuées à l’aide du logiciel XSG. Les architectures sont développées selon le concept d’implémentation de l’algorithme FFT appelé MDC MR-22-23. Pour augmenter la fréquence de fonctionnement, nous avons inséré des registres de pipeline au niveau des sorties des éléments de base de l’architecture. Cela permet à augmenter le débit des données sans épuiser d’avantage les ressources utilisées. Les architectures sont implémentées sur un circuit FPGA puissant de type Virtex-7 XC7VX485T_2FFG1761.