"Conception, simulation et implémentation d’un banc de filtres Gammatone sur circuit FPGA"

dc.contributor.author	GUESSAR, Kaouther
dc.contributor.author	KEDDACI, Sihem
dc.contributor.author	ESSAID, Billel
dc.date.accessioned	2022-06-15T07:27:35Z
dc.date.available	2022-06-15T07:27:35Z
dc.date.issued	2021
dc.description.abstract	"L’objectif principal de notre travail est de contribuer à l’implémentation sous l’environnement Vivado sur un circuit FPGA d’un banc de filtres Gammatone. Pour cela nous avons procédé à la Co-simulation Matlab-Modelsim afin de valider le banc de filtres à implémenter, et de simuler les programmes VHDL pour confirmer les résultats obtenus en Matlab. Ensuite la partie de synthèse, et de l’implémentation a été achevée avec succès sur un circuit FPGA de type artix_7."	fr
dc.identifier.citation	systemes des telecomunication	fr
dc.identifier.govdoc	M121229
dc.identifier.uri	https://dspace.univ-medea.dz/handle/123456789/5125
dc.language.iso	fr	fr
dc.relation.ispartofseries	MF 4850;
dc.subject	Banc de filtres	fr
dc.subject	Matlab	fr
dc.subject	VHDL	fr
dc.subject	FPGA	fr
dc.subject	Modelsim	fr
dc.subject	Artix_7	fr
dc.title	"Conception, simulation et implémentation d’un banc de filtres Gammatone sur circuit FPGA"	fr
dc.type	Memoire	fr

Files

Now showing 1 - 1 of 1