D´ecoupage de mod`eles pour la v´erification des diagrammes d’activit´e SysML

Abstract

Le d´ecoupage de mod`ele (model slicing) est une op´eration qui extrait un sous-ensemble d’un mod`ele dans un but pr´ecis. Dans ce travail, on s’int´eresse `a la proposition d’une approche qui se base sur le d´ecoupage de mod`ele pour v´erifier des diagrammes d’activit ´e SysML. L’objectif est de pallier au probl`eme de l’explosion combinatoire de l’espace d’´etats. Cependant, comme SysML manque de s´emantique formelle, nous translatons les diagrammes d’activit´e vers des r´eseaux de Petri hi´erarchiques color´es (RDPHC). Le d´ecoupage sera appliqu´e au niveau du RDPHC en se basant sur les relations entre exigences, activit´es et blocs SysML. Le d´ecoupage sera r´ealis´e selon l’exigence `a v´erifier. Pour cette ´etape nous exploitons le diagramme d’exigences SysML.