<link rel="stylesheet" href="styles.f3b1fba60ec7970c.css">

Implémentation d’un IP CORE pour un réseau de neurones sur une plateforme FPGA

dc.contributor.authorRAMLI, Anes
dc.contributor.authorREBOUH, Dahmane
dc.contributor.authorBENGHERBIA, Billel
dc.date.accessioned2022-05-04T08:29:50Z
dc.date.available2022-05-04T08:29:50Z
dc.date.issued2019
dc.description.abstract"Dans le présent travail, nous avons développé et implémenté un réseau de neurones artificiel de type ADALINE « Réseau d’Adaptation Linéaire » à base d’une carte FPGA de type « Artix A7-100T » de Xilinx. Pour un système qui sert à détecter les fréquences et les amplitudes des signaux harmoniques. Ce réseau de neurones est implémenté comme un IP-Core (noyau de propriété intellectuelle) personnalisé, géré par un processeur soft-core MicroBlaze, en assurant que l’apprentissage de réseau de neurones sera au sein du circuit FPGA."fr
dc.identifier.citationSystèmes des télécommunicationsfr
dc.identifier.govdocM119173
dc.identifier.urihttps://dspace.univ-medea.dz/handle/123456789/1469
dc.language.isofrfr
dc.relation.ispartofseriesMF 4273;
dc.subjectréseau de neurones artificielfr
dc.subjectréseau d’adaptation linéairefr
dc.subjectFPGAfr
dc.subjectles signaux harmoniquesfr
dc.subjectIP-Corefr
dc.subjectapprentissagefr
dc.titleImplémentation d’un IP CORE pour un réseau de neurones sur une plateforme FPGAfr
dc.typeMemoirefr

Files

Original bundle

Now showing 1 - 1 of 1
Loading...
Thumbnail Image
Name:
M119173.pdf
Size:
1.38 MB
Format:
Adobe Portable Document Format
Description: