Implémentation d’un IP CORE pour un réseau de neurones sur une plateforme FPGA
| dc.contributor.author | RAMLI, Anes | |
| dc.contributor.author | REBOUH, Dahmane | |
| dc.contributor.author | BENGHERBIA, Billel | |
| dc.date.accessioned | 2022-05-04T08:29:50Z | |
| dc.date.available | 2022-05-04T08:29:50Z | |
| dc.date.issued | 2019 | |
| dc.description.abstract | "Dans le présent travail, nous avons développé et implémenté un réseau de neurones artificiel de type ADALINE « Réseau d’Adaptation Linéaire » à base d’une carte FPGA de type « Artix A7-100T » de Xilinx. Pour un système qui sert à détecter les fréquences et les amplitudes des signaux harmoniques. Ce réseau de neurones est implémenté comme un IP-Core (noyau de propriété intellectuelle) personnalisé, géré par un processeur soft-core MicroBlaze, en assurant que l’apprentissage de réseau de neurones sera au sein du circuit FPGA." | fr |
| dc.identifier.citation | Systèmes des télécommunications | fr |
| dc.identifier.govdoc | M119173 | |
| dc.identifier.uri | https://dspace.univ-medea.dz/handle/123456789/1469 | |
| dc.language.iso | fr | fr |
| dc.relation.ispartofseries | MF 4273; | |
| dc.subject | réseau de neurones artificiel | fr |
| dc.subject | réseau d’adaptation linéaire | fr |
| dc.subject | FPGA | fr |
| dc.subject | les signaux harmoniques | fr |
| dc.subject | IP-Core | fr |
| dc.subject | apprentissage | fr |
| dc.title | Implémentation d’un IP CORE pour un réseau de neurones sur une plateforme FPGA | fr |
| dc.type | Memoire | fr |
Files
Original bundle
1 - 1 of 1
Loading...
- Name:
- M119173.pdf
- Size:
- 1.38 MB
- Format:
- Adobe Portable Document Format
- Description:
